2018年國內(nèi)芯片技術被“卡脖子”之后，讓許多不關注芯片的人認識了一個新詞——EDA（電子設計自動化）。

作為半導體產(chǎn)業(yè)“皇冠上的明珠”，EDA也正隨著集成電路產(chǎn)業(yè)的發(fā)展持續(xù)演進。

有意思的是，EDA驗證工具成為了熱門賽場。過去幾年間，國內(nèi)涌現(xiàn)了許多EDA創(chuàng)業(yè)公司，其中許多都選擇了數(shù)字驗證EDA賽場。

西門子EDA全球副總裁兼中國區(qū)總經(jīng)理凌琳認為，“幾家國外公司已經(jīng)有非常強大的EDA驗證產(chǎn)品線，國內(nèi)的公司還選擇在驗證領域發(fā)力，說明大家的嗅覺都很靈敏，這塊是目前有需要解決瓶頸問題。這時候各種各樣的方案和新的思路會出來，是非常好的競賽場?！?/p>

作為全球三大EDA公司之一，西門子EDA也在近期推出了可以讓“三明治”結構芯片驗證效率提升一個數(shù)量級的混合信號驗證平臺。

EDA公司們角逐驗證賽場背后的邏輯是什么？

驗證EDA成為熱門賽場背后的邏輯

“仿真和驗證的關注度很高，是因為設計的電路復雜度和規(guī)模越來越大，芯片設計者面臨技術挑和資源的挑戰(zhàn)?！绷枇毡硎?。

西門子EDA亞太區(qū)技術總經(jīng)理李立基也說，“芯片規(guī)模越來越大，對于解決芯片設計挑戰(zhàn)的方法論的要求也越來越高，傳統(tǒng)EDA軟件仿真已經(jīng)面臨瓶頸?！?/p>

EDA驗證軟件面臨瓶頸背后更核心的挑戰(zhàn)是經(jīng)濟問題，或者說成本效益。

在半導體發(fā)展的歷史中，這也不是一個新問題。隨著摩爾定律的發(fā)展，相同面積芯片中集成的晶體管數(shù)量越來越多，單顆芯片的面積會越來越大，功能也越來越復雜，測試的成本也會隨之升高。

“測試成本增加是因為芯片變大之后，損壞率也會變大，這就需要增加芯片在測試機上測試的時間，而測試機的使用成本是按照使用時間來計算?！绷枇照f，“此前，西門子EDA開發(fā)了測試向量壓縮的技術，大量壓縮了測試的向量，壓縮了1000倍之多，大幅降低了芯片測試的成本?！?/p>

當業(yè)界發(fā)現(xiàn)技術創(chuàng)新可以解決問題時，自然能激發(fā)這一領域的創(chuàng)新。

當然，EDA驗證工具如今有諸多的創(chuàng)新還有一個不可忽略的成本效益因素。

隨著半導體制程向前演進，單顆芯片的設計和制造成本也越來越高， EDA驗證工具更顯重要的同時，為了盡可能確保芯片制造出來后功能正常，一個芯片驗證工程師可能會使用數(shù)個芯片驗證工具，這也帶來了更大的市場空間。

混合信號芯片驗證效率提升10倍

西門子EDA本月推出的Symphony Pro平臺是一款仿真平臺，可以加速混合信號的驗證，效率提升可以達到一個數(shù)量級。

混合信號包含了模擬信號和數(shù)字信號，隨著5G、下一代汽車等的發(fā)展，混合信號SoC的設計正越來越普及。比如，5G大規(guī)模MIMO無線電中將模擬信號鏈與數(shù)字前端 (DFE) 集成，圖像傳感器將模擬像素讀出電路與數(shù)字圖像信號處理相結合，雷達系統(tǒng)中的數(shù)字射頻采樣數(shù)據(jù)轉(zhuǎn)換器。

混合信號電路的優(yōu)勢在于，有助于芯片降低功耗、縮小面積、減少成本，同時改進性能表現(xiàn)。

專注于混合仿真的Symphony Pro是此前已經(jīng)推出的Symphony平臺的升級版，實現(xiàn)10倍效率提升很重要的也是得益于方法學。

李立基介紹，Symphony Pro不僅支持行業(yè)標準通用驗證方法學(UVM) ，可以應對大芯片設計面臨的挑戰(zhàn)，還支持統(tǒng)一功率格式 (UPF)， 驅(qū)動的低功耗技術的快速部署擴展到混合信號域，在統(tǒng)一環(huán)境中提供快速仿真能力，實現(xiàn)出色的吞吐量和容量。

“Symphony Pro還可以支持三明治架構，三明治架構的意思是傳統(tǒng)的芯片可能是可以交替集成多層模擬和數(shù)字芯片，支持復雜的混合信號芯片。” 李立基進一步表示。

客戶的反饋才是產(chǎn)品實際體驗最好的說明。意法半導體影像事業(yè)部高級 CAD 經(jīng)理 Stephane Vivien表示：“我們參與了Symphony Pro的早期使用計劃，Symphony Pro中的高級調(diào)試功能和對多層三明治結構的無縫支持可幫助我們大幅提高生產(chǎn)效率?！?/p>

Silicon Labs高級CAD經(jīng)理Jayanth Shreedhara表示：“Symphony Pro Visualizer混合信號技術加快了我們數(shù)字為頂層 UVM 測試套件的調(diào)試周轉(zhuǎn)時間，使我們的驗證時間從幾天縮短至幾小時，在提高生產(chǎn)率的同時顯著改善了覆蓋率收斂?！?span style="color: #FFFFFF;">雷峰網(wǎng)(公眾號：雷峰網(wǎng))

雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。